Входной вектор (англ. input vector, test vector) — в цифровой схемотехнике и тестировании электронных устройств это определённая комбинация логических уровней («0» и «1»), одновременно подаваемая на все входы (inputs) тестируемой схемы (device under test, DUT) для проверки её реакции. Совокупность таких векторов, применяемых последовательно во времени, образует тестовую последовательность (test pattern), цель которой — верификация правильности функционирования цифрового узла, обнаружение статических (stuck-at) и динамических дефектов при проектировании (design verification), производстве (manufacturing test) и диагностике.
Применение в тестировании и верификации
В процессе автоматизированного проектирования (EDA) входные векторы используются для логического моделирования (logic simulation) и расчёта ожидаемых выходных состояний схемы (expected output). На этапе производства тестовые векторы загружаются в память автоматического тестового оборудования (Automatic Test Equipment, ATE), которое физически подаёт их на контакты собранной микросхемы или платы через интерфейс внутрисхемного тестирования (In-Circuit Test, ICT) или граничного сканирования (Boundary Scan, JTAG). Сравнение реального отклика (actual output) с ожидаемым позволяет обнаружить дефекты монтажа (assembly defects) и производственные дефекты кристаллов.
Генерация векторов и стандарты
Создание эффективного набора тестовых векторов, обеспечивающего высокий процент покрытия неисправностей (fault coverage), — сложная задача, решаемая с помощью специализированных алгоритмов (АТРG — Automatic Test Pattern Generation). Для сложных программируемых устройств, таких как ПЛИС (FPGA), входные векторы часто являются частью тестового окружения (testbench). Стандарты, описывающие языки описания аппаратуры (например, IEEE 1076 для VHDL, IEEE 1364 для Verilog), включают средства для описания тестовых воздействий.
Значение для контрактного производства
При контрактном производстве электронных модулей заказчик часто предоставляет набор тестовых векторов (test program) как часть комплекта документации для валидации и приёмки партии. Корректность этих векторов напрямую влияет на способность производства выявлять брак. Для устройств с интерфейсом JTAG (стандарт IEEE 1149.1) входные векторы могут применяться без физического доступа ко всем выводам, что упрощает тестирование плат высокой плотности монтажа.
Источники: Стандарты на языки описания аппаратуры IEEE 1076 (VHDL), IEEE 1364 (Verilog), стандарт на граничное сканирование IEEE 1149.1 (JTAG), литература по тестированию цифровых схем и автоматизированному проектированию.