Технология «чип на плате» (англ. Chip-on-Board, COB) — это метод сборки электронных модулей, при котором неупакованные полупроводниковые кристаллы (bare die) монтируются непосредственно на печатную плату (substrate) и соединяются с её проводниками, после чего защищаются компаундом (encapsulant). Этот подход устраняет промежуточный уровень корпусирования (packaging), что позволяет значительно уменьшить размеры, массу, паразитные параметры соединений и стоимость конечного устройства по сравнению с монтажом корпусированных компонентов (packaged components).
Технологический процесс
Процесс COB включает несколько этапов. Сначала на контактные площадки платы наносится адгезив (die attach adhesive) или припой, и производится установка кристалла (die placement). Затем выполняется электрическое соединение контактных площадок кристалла (bond pads) с контактными площадками платы. Основной метод — проволочная разварка (wire bonding) алюминиевой или золотой проволокой (bonding wire). Альтернативой для высокочастотных применений является монтаж перевёрнутым кристаллом (flip-chip), где соединение осуществляется через припойные шарики (solder bumps). Заключительный этап — нанесение защитного компаунда (glob top), обычно на основе эпоксидной смолы (epoxy resin), который обеспечивает механическую защиту, теплоотвод и предотвращает коррозию.
Области применения и особенности
Технология COB широко используется в устройствах, где критичны миниатюризация и низкая стоимость: в RFID-метках, SIM-картах, светодиодных матрицах (LED modules), калькуляторах, датчиках и потребительской электронике. В высоконадёжных применениях (военная, авиационная техника) её используют для уменьшения массы и габаритов. Основными проблемами технологии являются сложность тестирования кристалла до монтажа (Known Good Die, KGD), высокие требования к чистоте производственной зоны (cleanroom environment) и трудности ремонта после нанесения компаунда.
Контроль качества и стандарты
Контроль качества сборки по технологии COB включает проверку точности установки кристалла (die placement accuracy), целостности проволочных соединений (wire bond integrity) и качества защитного покрытия. Дефекты, такие как отрыв проволоки (wire lift), неправильное положение кристалла (die misalignment) или пустоты в компаунде (voids), могут привести к отказу. Стандарты, регламентирующие требования к таким сборкам, включают IPC-7095 (для кристаллов в сборках) и военные стандарты на гибридные микросхемы. Использование неупакованных кристаллов требует соблюдения правил защиты от электростатического разряда (ESD protection) и часто — выполнения требований по влагозащите (Moisture Sensitivity Level, MSL).
Источники: IPC-7095 «Design and Assembly Process Implementation for BGAs and Other Area Array Components» (разделы, касающиеся кристаллов), стандарты на проволочную разварку (IPC/JEDEC J-STD-001), техническая документация производителей полупроводниковых кристаллов и оборудования для сборки.