Первая 3-нм тестовая микросхема - совместный проект Imec и Cadence.

Исследователи научно-исследовательского центра imec и специалисты компания Cadence Design Systems рассказали о том, что в ходе длительной совместной работы двух организаций была создана первая в отрасли тестовая микросхема, рассчитанная на изготовление по нормам 3 нм. На данный момент изделие проходит стадию подготовки к производству и вскоре будет допущено к промышленному выпуску.

По задумке создателей, проект  предполагает применение  литографии в жестком ультрафиолетовом диапазоне (EUV) и иммерсионной литографии с длиной волны источника 193 нм (193i). В процессе разработки микросхемы были использованы программные пакеты Cadence Innovus Implementation System и Genus Synthesis Solution.

Тестовым изделием, на котором специалистами Imec было решено отрабатывать новую технологию, стал обычный 64-разрядный CPU. При этом была создана специальная библиотека стандартных элементов, рассчитанных на нормы 3 нм, и слой металлизации с шагом разводки 21 нм.

Источник: russianelectronics.ru

Назад