Сложности разработки печатных плат FPGA. Часть 1.

Первая проблема – создание оптимальной схемы расположения выводов FPGA, которая не добавит отверстий и сигнальных слоев на структуру слоев печатной платы или не увеличит время, требуемое для интеграции FPGA с печатной платой. Проектировщики обычно не считают, что схемы расположения выводов FPGA могут улучшать проект ПП. Сотни логических сигналов должны быть сопоставлены с физическим выводом устройства, и они также должны гармонизировать с требованиями маршрутизации, сохраняя при этом электрическую целостность конструкции.

Чтобы еще больше расстроить ситуацию отмечу, что схема ввода-вывода FPGA обычно находится в постоянном состоянии изменения во время процесса проектирования. Следовательно, многие разработки ПП должны быть многократно переделаны, просто потому что команды проектировщиков платы и FPGA не синхронизировали схемы ввода-вывода. Это случалось и со мной в далеком прошлом. Плата может пройти процесс предпроектного моделирования, размещения и трассировки, а затем пост проектное моделирования для того, чтобы выверить время до идеала, только чтобы при тестировании устройства обнаружить, что схема ввода-вывода FPGA была неправильной на чертеже BGA – черт возьми! Тем не менее несколько дней спустя я перепроложил плату, провел необходимые проверки разработки, переделал моделирование проекта и экспортировал результаты.

Кроме того с точки зрения общей схемы ПП должны быть минимизированы пересечения соединений (кроссоверы), чтобы дать прокладчику наилучший возможный шанс для выполнения задачи. Не важно, насколько хороша технология прокладки, пересечения обычно требуют два дополнительных отверстия на каждое соединение, и следовательно, больше сигнальных слоев для прокладки. Важно учитывать:

• Сокращение количества отверстий чтобы минимизировать индуктивность сигнала, а следовательно передачу и получение сигнала в более высоком качестве.
• Минимизация длины сигнальных дорожек для сокращения потерь линии трансмиссии, тем самым улучшение качества сигнала.

Рис.1 показывает довольно дезорганизованные соединения ввода-вывода для первого вывода FPGA-контактов. Обычно проектировщик платы сталкивается как раз с таким, прямо с размещения FPGA и инструментов маршрутизации. Чтобы сделать это более пригодным к трассировке, проектировщик должен сначала отрегулировать схему выводов, чтобы они были на одном внешнем крае BGA. Затем упорядочить выводы, чтобы устранить перекрестные помехи.