Корпусирование на уровне панелей – производственные решения для экономически эффективных систем. Часть 1.

Резюме

Растущий спрос и рынок показывают две главные тенденции, помогающие сформировать текущее развитие технологий систем интеграции. В первую очередь это продолжающийся рост количества функций, напрямую включенных в систему – такие как электрические, оптические, механические, биологические и химические процессы – вкупе со спросом на более высокую надежность и более длительную жизнеспособность системы.

Второе – это все увеличивающееся слияние продуктов и электроники, что вызывает необходимость адаптации электроники к предопределенным материалам, формам и прикладным средам. Только таким способом датчики систем – которые часто устанавливаются в чрезвычайно суровых условиях – и обработка сигнала могут быть внедрены рядом с тем местом, где сигналы создаются.

Технологии формовочного встраивания больших площадей и встраивание активных компонентов в печатные платы (Чип-в-полимере) – это две основные тенденции в сфере корпусирования. Данная статья описывает потенциал гетерогенных интеграционных технологий, изучаемых в Фраунхофере (Fraunhofer IZM) с сильным фокусированием на встраивании в печатные платы и встраивании в формованные реконфигурированные пластины с перспективой на процессы инкапсулирования больших площадей для встраивания мульти-чипов в сочетании с большой площадью и технологию низко затратного перераспределения, вышедшую из производства печатных плат.

Введение

Большинство доступных сегодня электронных систем реализуются на органических печатных платах, на которых размещаются отдельные компоненты. Монтажная плата используется только в отношении к электрическим или механическим функциям. Однако, существует множество попыток и необходимость разработки современных электронных продуктов, в которых придется интегрировать дальнейшие функции систем в плату.

Будущие технологии плат и подложек должны обеспечивать эффективную по затратам интеграцию очень сложных систем с высокой степенью миниатюризации и достаточной гибкостью в адаптации к различным устройствам. Их функциональность будет серьезно расширяться за счет интеграции не-электронных функций, таких как микро электромеханические системы (MEMS), антенны или оптические компоненты. Новые методы производства обеспечат высокую производительность при очень низких затратах. Для обеспечения высокой скорости передачи данных и скорости обработки новые концепции экономически эффективных технологий охлаждения и 3Д-корпусирования обеспечат стабильный режим работы. Мы видим следующие приоритеты в технологиях много функциональных плат и субстратов:

Технологии встраивания устройств: MEMS, пассивные компоненты, антенны, интегральные схемы.

  • Низко затратные прецизионные и с меньшими отверстиями подложки и интерпозеры
  • Проводные с контролем импеданса
  • Гибкие субстраты (катушечное производство)
  • Интегрированные оптические межсоединения


Чтобы достичь эти приоритетные новые материалы для встраивания и корпусирования необходимо разработать:

  • Высокие K и низкие K диэлектрики
  • Высокие Tg полимеры
  • Соответствие коэффициента теплового разрешения (CTE) между плашками и подложкой.


Далее в данной статье приведен обзор по недавним технологическим разработкам, имеющим отношение к гетерогенным интегрированным SiP с фокусом на технологиях встраивания.

Встраивание в печатную плату

Технологии интегрирования электронных систем или подсистем привлекли серьезные исследовательские усилия и усилия по разработке в последние годы. Миниатюризация устройств и увеличивающаяся плотность функционала продвигают не только CMOS производственные технологии для уменьшения размеров элементов на устройствах полупроводников. Но с требованиями миниатюризации необходимо развивать также и корпусирование, межсоединения и технологии печатных схем.

Проект, поддерживаемый Европейским союзом, "HERMES" [i] начинался с широким участием европейских отраслевых и исследовательских институтов, расширяя границы технологии встраивания на уровне научно-исследовательских и опытно-конструкторских разработок, но и что более важно, перенося технологию встраивания в реальное производство печатных плат [ii].
Технологии встраивания предлагают преимущества прямого контакта с чипом без использования длинных проводов или столбиков припоя, тем самым улучшая электрическую эффективность, возможность 3Д штабелирования, снижение толщины корпуса, если доступны тонкие компоненты, усиливая термальную эффективность для компонентов, установленных на термальные интерфейсы или теплоотводы, как в случае с встроенными энерго компонентами. Появление встроенных корпусов стабильно меняет цепочку оценки корпусирования и постоянно устанавливает новые роли для всех игроков в общей системе оценки корпусирования. Первичная оценка доли поставщиков подложек для производства FCBGA устройств составляла около 20%, но теперь с технологиями встраивания поставщики подложек могут также выполнять сборку компонентов перед их встраиванием, тем самым достигая доли в 55% от общей стоимости встроенного корпуса[iii]. Однако, важно подчеркнуть, что сдвиг к технологиям встраивания отмечает также необходимость адаптации к цепи поставок, которая будет потенциально обременять систему оценки. Например, необходимость RDL слоя для расширения шага чипа, что делает чип компоненты совместимыми с существующими возможностями встраивания, или осаждение меди должно, несомненно, учитываться до сдвига к встроенным корпусам. Изначально устройства с встроенными корпусами будут низко затратными, с низким количеством выводов, как например аналоговые или силовые агрегаты (DC/DC конвертеры, питание MOSFETS и др.). Прогнозы на 2015 год составляли расширение рынка на пол миллиарда долларов [iii].

Во многих европейских совместных проектах с партнерами из отрасли и исследований встраивание мощностных чипов типа IGBTS или MOSFET представляет большой интерес [iv]. В данной статье будут показаны достижения этих проектов на сегодняшний момент, особенно примеры реализованных устройств и их характеристики. Доминирующая технология для встраивания мощностных чипов – это технология встраивания лицевой стороной. Чипы связаны своей задней стороной (сливной контакт) с медной подложкой с использованием высоко проводного адгезива или припоя. При использовании сборки лицевой стороной прямой контакт с задней стороной кристалла возможен, что дает много преимуществ для проведения высоких токов и применения эффективного теплового управления для силовых устройств. Затем чипы встраиваются вакуумным ламинированием слоев препрега или RCC (медь, покрытая смолой). Переходные отверстия для верхних контактов (ворота или источник) формируются путем лазерного сверления. Отверстия покрываются металлом с использованием обычного медного покрытия. И наконец структуры проводников протравляются по верхнему медному слою, завершая создание схемы.

Далее в статье описывается технология, разработанная в проекте "HERMES", финансируемым Европейским Союзом, чьей целью является дальнейшее развитие технологий встраивания на продвинутом уровне научно-исследовательских и опытно-конструкторских разработок, и что более важно, приведение технологии встраивания в реальное производство печатных плат с конкретной целью встраивания компонентов в печатные платы 18"x24".
Демонстратор системы-в-корпусе питания.

Комбинация двух или более встроенных кристаллов, например, MOSFET или диодов, а также микросхем контроллера, дает в результате пакет схем в едином модуле – систему-в-корпусе (SiP) – Рис.1.  Здесь технология встраивания предлагает вариативную технологическую платформу для реализации большого разнообразия корпусов на одной производственной линии. Одним огромным преимуществом таких корпусов являются их короткие межсоединения, что приводит к низкой индуктивности, что позволяет увеличить скорость переключения.

Цель проекта – встроить устройства питания в печатную плату и разместить логические устройства и пассивные компоненты, ориентированные на конкретное устройство, на верх печатной платы.

Эта концепция обеспечивает высокую гибкость для логических деталей вместе с тщательной проработкой перенесения питания на устройства питания, встроенные в печатную плату и изолированные от теплоотвода. Задачи этого решения очень велики, так как вдобавок к процессу встраивания должна быть реализована также высокая термальная проводимость под электрической изоляцией. Следовательно, были исследованы подходящие материалы для этого изоляционного слоя, который должен обеспечить необходимую теплопроводность и соответствовать спецификациям электрической изоляции. На Рис.2 изображен рентгеновский снимок такого встроенного модуля питания без поверхностно установленных компонентов, которые должны быть в итоге установлены на верх платы. Встроенный кристалл MOSFET имеет толщину 120 gm и присоединен к медной фольге толщиной 70 gm с использованием высоко теплопроводного серебряного клея. Затем кристалл встраивается в слои эпоксидного препрега. Задняя сторона кристалла изолирована на термальную площадку в месте теплоотвода за счет слоя термального покрытия, который способен обеспечить необходимую теплопроводность. Всего в модуле четыре слоя, включающие четыре встроенных микросхемы питания. Все необходимые поверхностно монтируемые компоненты для логических деталей устанавливаются на верх модуля. Эти модули в настоящее время полностью готовы.

Встраивание в формовочную массу

Есть два главных подходы к технологиям встраивания микросхем:

Первое, это технология чип-в-корпусе (ChiP), встраивание активных микросхем в печатную плату, как описано выше. Второе, это интеграция на базе подложки кристалла, где микросхемы встраиваются в полимерные капсулирующие вещества, и 3Д вертикальная интеграция, когда кристаллы встраиваются в подложку. По интеграции на базе подложки кристалла проводится активная деятельность по всему миру. Основные драйверы это: Embedded Wafer Level Ball Grid Array (eWLB) компании Infineon [v] и Redistributed Chip Package (RCP) компании Freescale [vi]. Разделенные кристаллы устанавливаются на средний носитель и капсулируются компрессионной формовкой, формируя полимерную пластину с встроенными кремниевыми кристаллами. Эта «реконфигурированная» пластина затем освобождается от носителя. Слой электрического перераспределения прокладывается на пластине с использованием технологии тонкой пленки. Наконец, пластина разделяется путем распиливания на отдельные корпуса. Одним из трендов технологии eWLB в настоящее время является двустороннее eWLB корпусирование с интеграцией сквозных отверстий через капсулирующее вещество путем интеграции предварительно сформированных отверстий на ПП, что позволяет штабелировать eWLB корпуса [vii].

Комбинация двух концепций встраивания в полимер путем формовки и перераспределения в технологиях печатных плат имеет потенциал для создания высоко интегрированных низко затратных корпусов и была успешно продемонстрирована для 2-чиповых LGA корпусов [viii]. Прямая интеграция сквозных отверстий через формовочную массу (TMV)  может быть легко интегрирована в такие корпуса, так как отверстия являются стандартной чертой для процесса производства печатных плат и может быть адаптирована для предложенных концепций встраивания в полимер путем формовки и перераспределения в технологиях печатных плат. Принцип проекта сборки Корпус-на-корпусе (РоР), основанный на корпусе с встройкой на уровне пластины полупроводника с технологией перераспределения на ПП, показан на Рис.3. В рамках этого раздела описывается разработка и оценка такой технологии корпусирования с отверстиями TMV.

Ход процесса

Основной процесс начинается с нанесения адгезивной пленки на носитель. Это специальная клеящаяся пленка имеет одну клеящуюся сторону и одну тепло-выводящую сторону, например, при нагреве пленки до определенной температуры и выше, тепло выводящая сторона пленки теряет свою клеящую силу. На этом сандвиче из носителя и клеящей пленки размещаются микросхемы, активной стороной в сторону носителя. Необходима высокая точность размещения, так как площадки микросхем должны совпасть со слоем перераспределения. Формовка выполняется компрессионной формовкой большой площади.

Для перераспределения чипа была выбрана экономически выгодная технология ПП с RCC. После нанесения RCC пленки на обе стороны пластины за раз, просверливаются отверстия в площадках микросхем и отверстия сквозь формовочную массу за один этап процесса для соединения верхней и нижней сторон.

Следующие этапы процесса это: очистка, активация палладия и покрытие медью. За счет покрытия обоих достигается заполнение отверстий и соединение площадки микросхемы со слоем меди и верхнего медного слоя с нижним медным слоем. Формирование линии проводника выполняется прямым лазерным лучом (LDI) в сочетании с сухим пленочным резистом и травлением медью. Наконец, может быть нанесена паяльная маска и способное к пайке покрытие поверхности, такое как NiAu и шарики припоя. После разделения корпуса путем распиливания, корпус может быть штабелирован и соединен с помощью пайки оплавлением припоя. Эти этапы процесса отображены на Рис.4.

Источник: www.circuitinsight.com

Задать вопрос