Новая цифровая PPL — самая маленькая в мире. Часть 1
Сергей Шихов, технический директор «А‑КОНТРАКТ»:
Схемы ФАПЧ (PLL — Phase-Locked Loop) являются очень важной частью систем-накристалле (SoC), применяемых в областях телекоммуникации, компьютерах и других устройствах. Так, например, широко используемые СБИС ПЛ семейства Alterra Cyclone содержат в себе реализацию данной схемы. Таким образом, появление сверхминиатюрных реализаций ФАПЧ — это шаг к дальнейшему уменьшению габаритов и потребляемой мощности современных устройств.
Учёные из Токийского технологического института (Tokyo Tech) и компании Socionext Inc. разработали самую маленькую в мире полностью цифровую систему фазовой автоподстройки частоты (ФАПЧ, англ. — PLL). ФАПЧ являются критическими важными синхронизирующими схемами практически во всех цифровых приложениях, а уменьшение их размера и улучшение характеристик является необходимым этапом для развития технологий следующего поколения.
Новые или уже используемые технологии, такие как искусственный интеллект, 5G сотовая связь или «Интернет вещей», могут привести к революционным изменениям в обществе. Но для того, чтобы это произошло, необходимы высокопроизводительные системы-начипе (SoC).
Основой SoC-устройств служит система ФАПЧ (PLL), которая синхронизируется с частотой эталонного колебания и выдает сигнал с такой же или более высокой частотой. PLL генерируют тактовые сигналы синхронизации, чьи колебания действуют как метроном — это обеспечивает точную опорную частоту синхронизации для гармоничного функционирования цифровых решений.
Для высокоэффективных устройств SoC необходимо усложнить процессы изготовления полупроводниковой электроники. Чем меньше площадь для размещения цифровой схемы, тем выше производительность конечного изделия. Производители прилагали немало усилий, чтобы добиться максимального уменьшения размера полупроводников. Так, уже изготавливаются 7-нм полупроводники (значительно улучшенные по сравнению с их 10-нм предшественниками), а сейчас ведется работа по созданию технологии 5-нм полупроводников.
Однако существует одна проблема. Действующим ФАПЧ требуются аналоговые компоненты, которые в основном громоздки, а их конструкции очень сложно уменьшить. Ученые из Tokyo Tech и Socionext Inc. под руководством профессора Кениши Окада решили эту задачу, внедрив «синтезируемую» ФАПЧ с секционированным N, для которой необходимы только цифровые логические элементы и не нужны громоздкие аналоговые компоненты, что упрощает ее использование в обычных миниатюрных интегральных схемах.
Окада и его команда использовали несколько техник для уменьшения площади, потребления энергии и джиттера — нежелательных временных колебаний при передаче цифровых сигналов — в синтезируемых ими ФАПЧ.
Скачать полный текст статьи «Новая цифровая PPL — самая маленькая в мире» в формате pdf
