info@acont.ru  +7 812 703-00-55
многослойные керамические конденсаторы

Гибкость многослойных керамических конденсаторов. Часть 3

|   Статьи А-КОНТРАКТ

При поддержке компании А-КОНТРАКТ в журнале «Технологии в электронной промышленности» № 6’2020 опубликована новая статья «Гибкость многослойных...

Далее
Пример используемой печатной платы

Гибкость многослойных керамических конденсаторов. Часть 2

автор Перевод: Сергей Шихов | |   Статьи А-КОНТРАКТ

При поддержке компании А-КОНТРАКТ в журнале «Технологии в электронной промышленности» № 6’2020 опубликована новая статья «Гибкость многослойных...

Далее

Сложности разработки печатных плат FPGA. Часть 2.

автор Барри Олней (Barry Olney) IN-CIRCUIT DESIGN PTY LTD / Австралия |

Теперь проблема заключается в том, как передать эту модифицированную схему выводов BGA на инструменты проектирования FPGA? Процесс вручную занимает много времени, трудоемкий и подверженный ошибкам. Ключевой проблемой является обеспечение согласованности между установками инструментария, используемого в языке описания аппаратных средств (HDL), FPGA и PCB. Представление FPGA, основанное на языке HDL, должно быть выполнено должным образом как схема, содержащая корректные данные по выводам, также как и соответствующий действительности чертёж BGA. Инструменты оптимизации I/O могут обеспечить параллельные дорожки в дизайнах FPGA и PCB, сокращая на недели процесс проектирования и график внедрения и обеспечивая значительные общие выгоды в долгосрочной перспективе. Эти сложности можно решать с помощью таких инструментов как технология оптимизации FPGA-PCB Mentor Graphics, которая добавляет синтез языка описания аппаратных средств и продвинутую FPGA-PCB I/O оптимизацию в программе PADS Professional. Этот интерфейс между HDL средой проектирования и физическим исполнением на печатной плате значительно снижает и время выхода на рынок, и производственные издержки за счет автоматизации процесса, сокращения количества ошибок и, следовательно, итераций.

Рис.4 показывает процесс синхронизации. По большому счету когда проектирование FPGA завершено, схема расположения выводов и инструмент прокладки экспортируются в программу FPGA-PCB Co-Design. Автоматически генерируется схематическое изображение с этой схемой расположения выводов и добавляется к принципиальной схеме. Завершенная схема затем передается в программу финального проекта печатной платы. Схема расположения выводов BGA может затем быть оптимизирована, чтобы устранить кроссоверы, и затем снова передается через интерфейс на инструменты FPGA. Это синхронизирует схему расположения выводов FPGA с той, которая есть на чертеже BGA.

I/O оптимизация должна быть тщательно интегрирована с процессом проектирования ПП и быть доступной на любой стадии проекта. Принципиальная схема, финальный проект ПП и данные по FPGA должны всегда быть синхронизированы, чтобы обеспечить контроль пользователя за потоком данных по проектированию проекта.

Независимая от поставщика среда проектирования FPGA, которая позволяет оптимизировать архитектуру, использует преимущества конкретных функций для каждого FPGA-устройства для удовлетворения требований проекта. Независимый от поставщика синтез поддерживает устройства от Altera, Lattice, Microsemi, и Xilinx. Соответственно, вы можете использовать такие же файлы источники HDL разработок для любого устройства и получить синтезированный список сетей, который может быть использован для размещения и прокладки с соответствующими инструментами поставщика. Эта независимость от поставщика позволяет пользователям легко менять цель и анализировать результаты для любого устройства FPGA, что дает возможность найти лучшее FPGA устройство, которое подойдет к вашей разработке.

Рис. 4: Синхронизация потоков FPGA и PCB

До недавнего времени инструменты оптимизации FPGA-PCB I/O были дорогими и доступными только на уровне таких предприятий как Cadence Allegro и Mentor Xpedition, но теперь они являются доступной опцией для пакета инструментов для проектирования ПП PADS Professional. Имеет смысл автоматизация границы ошибок между разработками FPGA и печатной платы. Команды проектировщиков должны внедрять новые методы, чтобы быть уверенными в том, что они не отрицают преимущества затрат и времени выхода на рынок с использованием программируемой логики в первую очередь.

Основные положения:

  • Дополнительная сложность интеграции FPGA создала много сложностей для проекта ПП;
  • Инструменты проектирования EDA не успевают за ростом FPGA;
  • Главная проблема – создание оптимальной схемы распложения выводов FPGA, которая не добавляет отверстий и сигнальных слоев на ПП;
  • FPGA I/O расположение находится в постоянном состоянии
  • Кроссоверы «мышиных гнезд» должны быть минимизированы, чтобы дать трассировщику возможность наилучшим образом выполнить свою задачу;
  • Теперь проблема как обратно передать эту измененную схему расположения выводов FPGA на инструмент проектирования FPGA;
  • Ручной процесс занимает много времени, трудоемок и подвержен ошибкам;
  • Ключевым моментом является согласование между наборами инструментов для FPGA и PCB;
  • Использование правильных инструментов может обеспечить параллельные дорожки на FPGA и PCB, сокращая на недели процесс проектирования и график выполнения;
  • Принципиальная схема, финальный проект ПП и данные по FPGA должны быть всегда синхронизированы, что дает пользователю контроль над потоком данных по разработке проекта;
  • Независимая от поставщика среда проектирования FPGA, позволяющая оптимизировать архитектуру, использует преимущества особых характеристик каждого устройства FPGA.

Источник: PCBDESIGN

 Ссылки:

1. Barry Olney’s Beyond Design columns:Rise of the Independent Engineer.

2. “FPGA I/O Features Help Lower Overall PCB Costs,” by Dave Brady, Mentor Graphics.

3. I/O Optimization: Mentor Graphics, PADS literature.

4. FPGA-PCB Co-Design Option for PADS Professional: Mentor Graphics, PADS literature.

Барри Олней (Barry Olney) – управляющий директор In-Circuit Design Pty Ltd (iCD), Австралия, бюро по проектированию печатных плат, которое специализируется на моделировании на уровне платы. 

Назад

Связанные новости