Сложности разработки печатных плат FPGA. Часть 1.

автор Барри Олней (Barry Olney) IN-CIRCUIT DESIGN PTY LTD / Австралия |

Программируемая логическая интегральная схема (FPGA) сегодня очень часто встречается в большинстве цифровых разработок. Это высокоскоростные устройства с большим количеством выводов, которые когда-то представляли только связующие логические схемы, теперь предлагают встроенные процессоры, цифровые процессоры сигналов (DSP), блоки памяти и многочисленные выводы ввода/вывода (I/O) в одном массивном BGA корпусе. Нельзя не отметить и значительное количество поставщиков питания, необходимых для питания устройства. Эта дополнительная сложность создала много проблем с компоновкой печатных плат – помимо очевидного разветвления и прокладки BGA с очень мелким шагом. Причина этой дополнительной сложности в том, что инструменты EDA разработок не успевают за ростом количества FPGA. Рудиментарные инструменты проектирования ПП были разработаны для проектирования печатных плат, содержащих компоненты с не программируемыми схемами, такие как процессоры и специализированные интегральные микросхемы (ASICs), и могут не подходить для интеграции FPGA.

Первая проблема – создание оптимальной схемы расположения выводов FPGA, которая не добавит отверстий и сигнальных слоев на структуру слоев печатной платы или не увеличит время, требуемое для интеграции FPGA с печатной платой. Проектировщики обычно не считают, что схемы расположения выводов FPGA могут улучшать проект ПП. Сотни логических сигналов должны быть сопоставлены с физическим выводом устройства, и они также должны гармонизировать с требованиями маршрутизации, сохраняя при этом электрическую целостность конструкции.

Чтобы еще больше расстроить ситуацию отмечу, что схема ввода-вывода FPGA обычно находится в постоянном состоянии изменения во время процесса проектирования. Следовательно, многие разработки ПП должны быть многократно переделаны, просто потому что команды проектировщиков платы и FPGA не синхронизировали схемы ввода-вывода. Это случалось и со мной в далеком прошлом. Плата может пройти процесс предпроектного моделирования, размещения и трассировки, а затем пост проектное моделирования для того, чтобы выверить время до идеала, только чтобы при тестировании устройства обнаружить, что схема ввода-вывода FPGA была неправильной на чертеже BGA – черт возьми! Тем не менее несколько дней спустя я перепроложил плату, провел необходимые проверки разработки, переделал моделирование проекта и экспортировал результаты.

Кроме того с точки зрения общей схемы ПП должны быть минимизированы пересечения соединений (кроссоверы), чтобы дать прокладчику наилучший возможный шанс для выполнения задачи. Не важно, насколько хороша технология прокладки, пересечения обычно требуют два дополнительных отверстия на каждое соединение, и следовательно, больше сигнальных слоев для прокладки. Важно учитывать:

  • Сокращение количества отверстий чтобы минимизировать индуктивность сигнала, а следовательно передачу и получение сигнала в более высоком качестве.
  • Минимизация длины сигнальных дорожек для сокращения потерь линии трансмиссии, тем самым улучшение качества сигнала.

Рис.1 показывает довольно дезорганизованные соединения ввода-вывода для первого вывода FPGA-контактов. Обычно проектировщик платы сталкивается как раз с таким, прямо с размещения FPGA и инструментов маршрутизации. Чтобы сделать это более пригодным к трассировке, проектировщик должен сначала отрегулировать схему выводов, чтобы они были на одном внешнем крае BGA. Затем упорядочить выводы, чтобы устранить перекрестные помехи.

Рис. 1: Распределенные соединения должны быть оптимизированы, чтобы устранить кроссоверы. (Все графики принадлежат Mentor Graphics.)

Рис. 2: Оригинальная схема выводов (слева) и модифицированная схема выводов (справа). Красным выделены I/O.

Рис. 3: Кроссоверы устранены с помощью оптимизации схемы выводов.

Соединения на Рис.3 используют модифицированную схему расположения выводов, показанную на Рис.2, которая устраняет кроссоверы, делая намного проще прокладку ввода/вывода сигналов FPGA с меньшим количеством отверстий и меньшим количеством слоев. Это в свою очередь улучшает эффективность системы, снижает производственные издержки и сокращает время выхода на рынок.

Источник: Журнал The PCB Design Magazine • Июнь 2017

Назад