Автор: Рик Альмейда (Rick Almeida)
DOWNSTREAM TECHNOLOGIES
Давайте начнем с определения терминологии. DFM – это сокращение от «проектирование с учетом пригодности для производства» (design for manufacturability). Это процесс организации топологии проектной схемы ПП с целью смягчения проблем, которые могут возникать во время процессов производства и монтажа ПП, требуемых для производства электронной системы. DFF – это «проектирование для производства» (design for fabrication), адресуется к вопросам изготовления; к вопросам монтажа относится DFA – проектирование для монтажа (design for assembly). Оба этих термина вместе и составляют DFM анализ.
В большинстве случаев термин DRC, который относится к проверке проектных норм (design rule checking) также используется как взаимозаменяемое понятие с DFM и создает еще большую неразбериху. Это понятно, так как вопросы DRC, связанные с производством, могут также оказывать серьезное влияние на возможность производства ПП. Однако, DRC заметно отличается от DFF и DFA. Подумайте о DRC, как ошибочном определении проблемы в ПП. Либо проблема существует, либо нет. При проектировании DRC используется для того, чтобы убедиться в том, что связность проектной схемы ПП тщательно отражает связность, отраженную в схематической диаграмме, связанной с платой. Но связность – это только один аспект DRC. Буква R обозначает «нормы, правила». Нормы широко используются для определения минимального позволенного расстояния между различными объектами ПП для всей платы или для отдельных слоев, сетей или зон печатной платы. При проектировании данное расстояние может оказывать прямое влияние на эффективность схемы. При производстве, расстояние может играть ключевую роль в возможности выполнить или смонтировать печатную плату.
В результате DRC становится разновидностью DFM, но только если используемые нормы отражают требования производителя по расстоянию. В ином случае DRC используется только для электрической верификации.
Два основных компонента DFM, DFF и DFA, имеют больше нюансов, чем DRC. Тогда как DRC определяет очень специфические различия в планируемом межсоединении, DFM идентифицирует проблемы в топологии ПП, которые потенциально могут создать проблемы в производстве. Более того, дефект DRC будет присутствовать в каждой копии ПП, например, если в DRC будет пропущено короткое замыкание, это замыкание будет присутствовать в каждой плате, не важно сколько печатных плат вы произведете. Для контраста, если одинаковое количество ПП содержит DFM вопросы, проблемы могут возникнуть только в некоторых платах, тогда как другие будут функционировать правильно, как и необходимо. Например, проектная схема ПП, содержащая очень тонкие элементы меди, выполненная по нормам, будет правильной для принципиальной схемы. И если расстояния будут выполнены надлежащим образом, она пройдет DRC. Однако, такие же сколы («козырьки»), будучи такими же тонкими, могут потенциально разъединяться на физической плате и непреднамеренно соединяться с другими медными элементами во время монтажа, таким образом, создавая замыкания на некоторых печатных платах, но не на всех. То есть, сколы могут пройти DRC верификацию, но в реальном производстве сколы могут привести к нарушениям в некоторых ПП. Без DFM эта проблема может остаться неопределенной и привести к браку или переделке.
До недавнего времени анализ DFM либо оставался на совести производителя печатной платы или инженера по монтажу, либо он выполнялся компаниями, которые обладали достаточными финансовыми ресурсами для приобретения высокотехнологичного программного обеспечения по DFM анализу и для содержания специального штата по его использованию. Большинство разработчиков печатных плат выполняют только DRC анализ и визуальную инспекцию проекта перед тем, как отдать его в производство. Производители знают, что проблемы DFM, такие как ловушки носителей тока, «козырьки» и истощенные соединения площадок, могут снизить производственный выход и увеличить издержки, и они берут на себя анализ разработки, зачастую внося модификации для обеспечения производства разработки с максимальным выходом и минимальными издержками. Так, чтобы окончательная печатная плата функционировала должным образом и удовлетворила инженера-проектировщика.
Рис. 1: Эти ослабленные теплопроводники прошли электрический DRC, но в реальности соединение с актуальным источником недостаточно для хорошего соединения.
Рис. 2: Ловушки носителей тока имеют потенциал для захвата кислоты во время процесса травления ПП дольше, чем планировалось, и могут съесть соединение, делая схему дефектной.
Так зачем вводить DFM в процесс проектирования печатной платы? Есть несколько причин: стоимость конечных ПП, поддержка целей разработки и потенциал для дальнейших нарушений разработки. Это может стоить производителю плат до 20% стоимости печатных плат для САМ инжиниринга, что является процессингом и инструментарием данных разработки для подготовки ее к производству. Эти дополнительные издержки встраиваются в окончательную цену, которую платит пользователь при приобретении физически произведенной печатной платы. То есть теоретически, разработки, выполненные без DFM дефектов менее дороги для производства, чем с DFM дефектами. Можно сделать вывод, что лучше заплатить немного больше и быть уверенным, что производитель может изготовить вашу разработку. Однако, это создает другие проблемы, которые не так желательны.
Чтобы взять разработку, содержащую DFM проблемы, и сделать ее совместимой с производственным процессом, САМ инженеру необходимо модифицировать данные разработки. Это значит, что проектная схема, предоставленная производителю, может не на 100% соответствовать окончательно выполненной печатной плате. Проблемы с электромагнитным излучением, целостностью сигнала, перекрестных помех и др., которые широко распространены в сегодняшних хай-тек электронных приборах и относятся к проектированию разработки, могут незаметно проникнуть в разработку, когда она будет модернизирована для производства. К тому же нет гарантии, что САМ разработчик сообщит об изменениях в проекте инженерам, чтобы эти изменения были внесены в базу данных оригинальной разработки печатной платы. То есть если проектная схема отличается от инженерной и производственной, то что случится, когда потребуется производство второй партии или же разработка будет передана другому производителю для массового производства?
Представьте сценарий из реальной жизни: инженер-разработчик проектирует печатную плату, проводит DRC анализ и определяет, что разработка правильная. Он создает файлы для производства ПП и отправляет их производителю для создания прототипа. Инженер по производству проводит своей анализ файлов печатной платы, чтобы убедиться, что разработка может быть выполнена, и определяет дефекты, которые могут привести к браку или низкому выходу продукции. Желая изготовить хороший продукт, производитель фиксирует проблемы, изготавливает печатные платы и отправляет готовые прототипы, не сообщая при этом о тех изменениях, которые он сделал. Опять в лаборатории разработчик тестирует прототипы и определяет, что они работают превосходно. Это замечательно, однако, разработчик не подозревает, что его прототипы отличаются от его файлов ПП для производства. Теперь разработчик отправляет производственные файлы на массовое производство другому производителю, который специализируется на производстве печатных плат. Этот производитель по той или иной причине решает не проводить анализ перед производством и, соответственно, не обнаруживает те проблемы, которые нашел производитель прототипов. Он производит и отправляет заказчику всю партию окончательных печатных плат.
Заказчик монтирует и тестирует платы и к его удивлению некоторые, большинство или все печатные платы не работают. Почему? Потому что данные разработки все еще содержат первичные DFM ошибки в производственных файлах, которые были исправлены в прототипе, но не были внесены в производство. Результатом является тысячи долларов, выброшенных на ветер, но, что еще хуже и дороже, потеряно время для вывода продукта на рынок. Будь у разработчика возможность провести свой собственный DFM анализ перед производством прототипа, эти проблемы могли бы быть обнаружены и сообщены производителям и внесены в проект ПП, это бы снизило затраты, соответствовало целям разработки и обеспечило бы бесперебойную работу произведенной затем партии печатных плат.
Рис. 3: Маленькие медные «козырьки» могут разъединиться во время монтажа, сместиться во время пайки и ненамеренно снова соединиться в любом месте печатной платы, потенциально связывая множество сетей между собой.
Всего лишь несколько дополнительных минут в процессе разработки могли бы предотвратить повторное выполнение всей разработки и ее производство, а также затраты, связанные с этим. Так что же такое DFM проблемы? Большинство из них – это проблемы в топологии ПП, которые создают неблагоприятные последствия в производстве и обычно не определяются в программе CAD, в которой создается проект. Таблица 1 представляет список типичных DFM проблем, которые не определяются в системе CAD, но которые в реальности приводят к нарушениям работы печатной платы. Это только шорт-лист DFM проблем. Хороший инструмент DFM анализирует не только приведенные здесь проблемы, но также множество других, определение которых не входит в архитектуру систем разработки печатных плат.
DFM Дефект | Описание |
Ослабленные теплопроводники | Плоские соединения, соединенные прямо с плоским слоем в CAD системе, но непреднамеренно изолированы от остального слоя |
Ловушки для тока | AGute углы, которые позволяют кислоте встроиться в процесс производства и перетравить дорожку, создавая потенциальный разрыв в схеме. |
«Козырьки» (сколы) | Узкие клинышки меди или паяльной маски, которые могут расслоиться и снова соединиться с другими частями меди или открыть медь, которая должна быть покрыта паяльной маской. |
Недостаточная кольцевая контактная площадка | Размер отверстия определен так, что он превышает размер площадки, на которой оно должно быть просверлено, что приводит к рассоединению вывода или замыканию на слое питания. |
Отсутствие зазоров на слоях | Выводы, для которых отсутствую зазоры, будут соединяться с плоским слоем. Если зазоры отсутствуют на всех плоских слоях, это свяжет вместе все слои питания. |
Медь, расположенная слишком близко к краю платы | Если на плоских слоях недостаточно зазоров от краев платы, очень вероятно, что слои питания будут соединены вместе, когда будут прокладываться ключевые параметры ПП. Медь на каждом слое питания непреднамеренно «смешается» в единое целое. |
Отсутствие площадок для паяльной маски | Конечный пользователь не может определить площадку с паяльной маской для вывода или компонента. Это требует больше меди и создает потенциал для возникновения мостиков между выводами во время монтажа. |
Таблица 1: Список наиболее распространенных DFM проблем.
До недавнего времени обладание системой анализа DFM было очень дорогим, что являлось препятствием для многих компаний для внедрения пред производственного DFM процесса. Предыдущее программное обеспечение DFM анализа стоило очень дорого, требовало дорогого оборудования, и требовало обученного персонала для проведения анализа, делая это очень сложным для повсеместного внедрения на электронном рынке. Хорошая новость – сейчас на рынке доступно больше DFM инструментов, способных обеспечить глубинный анализ, но при этом за достаточно небольшие деньги, чтобы их прибрести, и что еще более важно, поддерживать.
Эти инструменты также значительно более просты для использования их разработчиками и размещения в процессе разработки проектной схемы печатной платы, без необходимости являться экспертом в производстве. Несколько их этих новых предложений позволяют пользователям моделировать правила, которые использует их производитель, для того, чтобы быть уверенным в том, что данная плата может быть исполнена конкретным производителем, и затем этот набор правил может быть передан другим производителям, когда разработка перейдет от прототипа к массовому производству. Так как эти инструменты были разработаны специально как инструменты DFM анализа, они не имеют ограничений PCB CAD, они могут определять проблемы в разработке, которые не поддерживаются инструментами PCB CAD. Хороший DFM обеспечивает, что разработка не только функционирует как планировалось по электронике, но и может быть произведена с большом количестве без увеличения затрат или рисков, или добавления ненужного времени к процессу разработки.
PCBDESICN.
Рик Альмейда (Rick Almeida) – один из основателей DownStream Technologies.
Источник: design.iconnect007.com/index.php/article/89478/understanding-dfm-and-its-role-in-pcb-layout/89481/